要求:
熟悉fpga開(kāi)發(fā)測(cè)試流程,能夠完成代碼仿真、測(cè)試用例設(shè)計(jì);
熟悉Vivado和Modelsim;能夠編寫、調(diào)試和仿真TestBench;
具有數(shù)字電路設(shè)計(jì)與驗(yàn)證能力;
熟悉Verilog/python/c/tcl等語(yǔ)言優(yōu)先;
職責(zé):
負(fù)責(zé)測(cè)試用例的編寫與執(zhí)行,驗(yàn)證計(jì)劃擬定和仿真上板驗(yàn)證工作;
負(fù)責(zé)bug復(fù)現(xiàn)和協(xié)助進(jìn)行bug定位;
負(fù)責(zé)相關(guān)技術(shù)文檔編寫;
及時(shí)完成上級(jí)安排的其他任務(wù)。