欧美在线视频,乱熟女高潮一区二区在线 ,女厕精品toilet,免费看成人啪啪

崗位職責：
1、負責硬件加速器邏輯功能仿真與實現；
2、負責國內外先進體系結構調研與研究，進行關鍵核心技術攻關；
3、負責相關學術論文研究成果的功能復現與優化改建；
4、發表高水平學術論文或技術報告，推動處理器架構、硬件加速設備、高速接口等領域的技術創新。
任職要求：
1、計算機或電子類相關專業博士研究生；
2、熟練運用 Verilog、VHDL、System Verilog 等硬件描述語言，熟練使用 Quartus、Vivado 等開發工具，以及 Modelsim、Vivado Simulator 等仿真工具，有主流 FPGA 廠商產品的開發經驗，熟悉 FPGA 的架構、資源與性能特點；
3、具備良好的邏輯設計能力，能夠根據需求進行邏輯電路的設計與優化，熟練運用邏輯綜合、布局布線等工具，對時序約束、時序分析和優化有深入的理解和實踐經驗；
4、了解 CPU、GPU 等其他處理器架構，對計算機體系結構有一定的涉獵，掌握 OpenCL 等異構編程框架者優先，可實現 FPGA 與多種處理器的高效協同工作。