崗位職責:
1、根據(jù)電學校準儀器的功能需求,制定FPGA架構方案,規(guī)劃邏輯資源分配、接口協(xié)議及數(shù)據(jù)流處理路徑;
2、與其他硬件設計協(xié)作,定義FPGA與外部器件的電氣接口,確保信號完整性和時序匹配;
3、制定測試方案,驗證FPGA在電學校準儀器中的功能正確性,針對電學校準儀器高精度、高實時性需求,優(yōu)化FPGA邏輯時序;
4、部門領導安排的其它臨時性工作。
任職要求:
1、本科及以上學歷,電子/通信等相關專業(yè),相關工作經(jīng)驗5年以上;
2、熟練掌握Verilog硬件描述語言;
3、掌握主流FPGA開發(fā)平臺;
4、可獨立完成時序、邏輯、數(shù)據(jù)緩存、信號處理等中小型FPGA項目;
5、熟悉數(shù)字信號處理相關流程、知識,會使用主流FPGA相關數(shù)字處理IP核;
6、具備儀器硬件開發(fā)經(jīng)驗,了解信號完整性、電源管理等硬件設計要點。
公司制度及福利政策:
【工作制度】5天8小時,周末雙休;
【生活設施】公司建有員工食堂、人才公寓、職工健身房、職工書屋、職工之家等;
【員工福利】餐補、交通補貼、節(jié)日福利、生日福利、年度體檢、工作裝、工會活動等。