欧美在线视频,乱熟女高潮一区二区在线 ,女厕精品toilet,免费看成人啪啪

崗位職責：
1、運用 Altera、Xilinx 等公司的 FPGA/CPLD 器件參與整體系統方案并完成 FPGA 相關部分設計；
2、負責產品研發中 FPGA 資源的評估及代碼設計，與硬件人員溝通協調完成設 計；
3、負責各功能模塊的編寫、仿真、時序約束/分析、RTL 代碼的邏輯綜合、調 試、測試；
4、參與 FPGA在系統中的調試，協助定位設計中的 Bug；配合軟件/ 應用人員 進行調試；
5、項目相關文檔撰寫和維護，項目相關代碼、工程維護。
任職要求：
1、電子工程、半導體物理與器件、微電子學、通信、數字信號處理相關專業，本科及以上學歷；
2、熟練使用 Verilog 或 VHDL,有實際 FPGA 代碼編寫經驗；
3、掌握 FPGA 設計方法，熟悉 Xilinx 或 Altera 等公司的 FPGA/CPLD 器件；
4、熟練使用 Quartus/ISE/Vivado、Modelsim 等 FPGA 設計工具；
5、具有 SRIO、PCIe、DDR、nand-flash、網口、USB、光口等開發經驗者優 先；
6、有實際的 FPGA 調試經驗，有良好的硬件基礎知識；
7、可熟練閱讀英文手冊，具有良好的代碼編寫習慣，良好的技術文檔編寫能力；
8、具有良好的團隊合作精神，具有良好的道德觀，有強烈地實現自我價值的愿望。