(頂層版圖設計經驗)
主要職責:
1、負責系列化項目模擬定制版圖的規劃與布局,設計,驗證及優化;
2、負責模擬集成電路IP的集成;
3、負責核心模塊的版圖技術研究,并形成相應文檔;
4、負責Tapeout檢查,提交最終流片數據;
5、負責模擬集成電路的IO設計;
6、組織完成逆向工程的提取;
7、撰寫版圖相關文檔報告、布圖保護專利,負責PAD坐標、Lef、Def文件的提取工作;
要求:
1、模擬集成電路版圖設計相關工作經驗3年及以上;
2、精通模擬集成電路layout、DRC、LVS、寄生參數提取及數模混合后仿真等全流程設計工作;
3、參與全流程設計的芯片經過鑒定;
4、有多工藝平臺的版圖成功流片經驗,熟悉不同工藝的特殊設計規則;
5、獨立完成2款系列化芯片版圖全流程設計,并經過鑒定;
可熟練使用VIRTUOSO、CALIBRE等版圖設計與驗證工具,進行LVS、DRC驗證等;
6、能分析代工廠所提供的工藝設計規則,熟悉TAPOOUT數據檢查程序、JDV查看。
7、有良好的溝通協作能力,有團隊意識。