職位描述
一、任職要求:
1.學歷:碩士及以上學歷,微電子、光學工程、物理、材料等相關專業。
2.工作經驗:
1)5 年以上半導體工藝整合/研發經驗,必須具備 12 英寸晶圓廠 40nm 及以下節點實戰經驗。
2)至少主導過 Contact/Via/Hole 模塊中任一環節的工藝開發(OPC、光刻、刻蝕、ALD 填充、
CMP)。
3)熟練使用檢測分析工具:SEM/TEM 剖面分析、EDX 成分檢測、缺陷掃描(KLA)等。
4)有 OPC/DUV immersion 工藝經驗者優先考慮。
3.具備能力:
1) 具備 DOE 設計及數據分析能力(JMP/JMP Pro 優先)。
2) 出色的跨部門協作與風險預判能力,能主導技術難題攻關。
二、崗位職責:
1. 高深寬比通孔技術開發:
1)主導 40nm 及以下節點的高深寬比的 Contact/Via/Hole 工藝整合研發。
2)優化光刻-刻蝕-填充-平坦化全流程工藝,解決關鍵缺陷(孔洞、縫隙、過度侵蝕等)。
2. 工藝窗口提升:
1)設計 DOE 實驗,協同 OPC、光刻、刻蝕、薄膜、CMP 團隊,提升高深寬比通孔的均勻性、
良率及可靠性。
3. 跨部門技術整合:
1)與器件研發團隊合作,優化 Contact/Via/Hole 結構,從而滿足器件性能指標。
2)協同設計部門制定 Design Rules。
4. 量產轉移支持:
1) 主導新工藝從研發線向量產線的轉移,建立管控標準(SPC)和故障分析流程。
三、福利待遇:
1、行業有競爭力的薪酬(具體薪資面談);
2、五險一金,國家法定假期,不定期團建活動、年度體檢、節日禮品、生日禮金等;
3、行業內專家學者定期座談、交流和培訓,提升專業能力和綜合素養;
4、崗位具有較大晉升空間,如工作表現達到公司預期,優先獲得公司股權激勵等。