欧美在线视频,乱熟女高潮一区二区在线 ,女厕精品toilet,免费看成人啪啪

崗位職責：
1. 負責網(wǎng)絡交換機和智能網(wǎng)卡的FPGA系統(tǒng)架構設計，包括Crossbar交換結構、PCIE/DMA控制器、以太網(wǎng)MAC模塊等核心組件的實現(xiàn)；
2. 制定FPGA模塊級設計方案，完成RTL代碼開發(fā)、仿真驗證（ModelSim/Vivado）及時序優(yōu)化；
3. 實現(xiàn)高速接口邏輯（如GTX收發(fā)器、100G以太網(wǎng)MAC）與協(xié)議處理（IEEE 802.3/802.1Q）；
4. 設計并優(yōu)化PCIE Gen3/4接口邏輯，支持DMA控制器實現(xiàn)高速數(shù)據(jù)搬移，配合Linux驅動完成軟硬件協(xié)同驗證；
5. 開發(fā)以太網(wǎng)MAC層協(xié)議棧，支持UDP/IP、ARP、VLAN等網(wǎng)絡協(xié)議處理，實現(xiàn)低延遲交換調度算法；
6. 參與硬件板級調試，解決信號完整性（SI）、時序收斂等問題，優(yōu)化FPGA資源利用率（LUT/BRAM/DSP）；
7. 與軟件團隊協(xié)同完成端到端網(wǎng)絡性能測試（如吞吐量、延遲、丟包率）；
8. 編寫設計文檔（架構說明、接口定義、測試報告），推動開發(fā)流程規(guī)范化。
崗位要求：
1. 本科及以上學歷，電子工程、通信工程、計算機科學等相關專業(yè)；
2. 3年以上Xilinx FPGA開發(fā)經(jīng)驗，熟悉7系列/UltraScale+器件及Vivado工具鏈；
3. 精通PCIE、DMA、以太網(wǎng)MAC開發(fā)，熟悉AXI-Stream/AXI-MM總線協(xié)議；
4. 掌握GTX/GTH高速收發(fā)器配置及時序約束方法；
5. 熟悉網(wǎng)絡協(xié)議棧（UDP/IP、ARP、VxLAN）及交換調度算法（Crossbar/Switch Fabric）；
6. 熟練使用Verilog/SystemVerilog編寫可綜合代碼，具備模塊化設計思維；
7. 掌握ModelSim/VCS仿真工具，能獨立編寫Testbench；
8. 具備以下任一領域經(jīng)驗者優(yōu)先：交換機/網(wǎng)卡FPGA邏輯開發(fā)（如數(shù)據(jù)平面轉發(fā)、流量控制）；TSN網(wǎng)絡協(xié)議棧開發(fā)（IEEE 802.1Qbv/Qcc）或RDMA加速；智能網(wǎng)卡/DPU設計，支持OVS卸載、虛擬化加速（如Virtio）；
9. 具備跨團隊協(xié)作經(jīng)驗（硬件/驅動/軟件），能主導技術方案評審；
10. 邏輯嚴謹，具備復雜問題定位與優(yōu)化能力（如時序違例、資源瓶頸）；
11. 熟悉Xilinx IP核（PCIE DMA、100G以太網(wǎng)MAC、Aurora）的配置與調試；
12. 有高速信號處理經(jīng)驗（如DDC/DUC、數(shù)字濾波）或網(wǎng)絡加速算法開發(fā)背景；
13. 發(fā)表過網(wǎng)絡設備相關專利/論文，或參與過國產化芯片替代項目。