欧美在线视频,乱熟女高潮一区二区在线 ,女厕精品toilet,免费看成人啪啪

崗位要求：

1.本科以上學歷；

2. 精通VHDL、Verilog、C語言，熟悉vivado、ISE、Modelsim、VS等主流FPGA開發平臺, 熟練使用Verilog編程及常用庫； 3. 熟悉vio核和ila核的使用方式，熟練使用vivado在線抓數工具，熟練使用vivado仿真工具； 4. 熟練使用串口調試工具，熟練使用下載器通過JTag接口下載程序； 5. 熟悉flash接口開發，熟練掌握fifo、ram、gth、10GE光口等ip開發使用； 6. 經驗要求：2年以上的FPGA開發經驗，獨立完成過至少一個完整的FPGA項目； 7. 責任心強，具有良好的溝通能力和團隊協作能力，有較強的邏輯思維能力，善于分析、歸納、解決問題。