欧美在线视频,乱熟女高潮一区二区在线 ,女厕精品toilet,免费看成人啪啪

崗位職責

負責芯片設計項目中SOC、關鍵模塊、子系統的邏輯綜合、時序優化和功耗面積初步收斂工作，確保交付高質量、滿足PPA目標的門級網表，為后端物理設計奠定堅實基礎。持續優化綜合流程與方法學，提升效率和質量。



任職要求

1. 存儲行業5年以上相關工作經驗，985/211本科及以上學歷；

2. 具有在芯片開發項目中實際承擔過DC,Lint, CDC, Formality, VCLP, PTPX, UPF的項目經驗；

3. 精通TCL，Python，Make，Shell等編程語言；

4. 具有Design Constraint, Timing Exception, async path constraint等項目經驗；

5. 具有和Design Service合作經驗、對Clock Jitter，signal pulse width分析、對soc功耗估計（項目初期功耗估計、項目中期功耗估計、流片前功耗評估）、對die size分析具有實際項目經驗；

6. 具有SMIC 28nm及以上工藝的流片和量產經驗優先。