欧美在线视频,乱熟女高潮一区二区在线 ,女厕精品toilet,免费看成人啪啪

工作職責
1. 根據指令集定義在特定架構的處理器中實現指令功能并完成驗證。
2. 根據架構設計通過處理器架構設計EDA工具實現處理器架構，優化處理器架構。
3. 能夠識別處理器架構設計EDA工具生成的verilog代碼的缺陷，修改和優化verilog代碼。
4. 能夠根據軟件團隊反饋的問題定位，識別和修改處理器缺陷；能夠根據軟件團隊反饋，分析處理器架構的問題并給出優化方案。
5.其他上級交代任務
任職資格
1. 熟悉處理器架構，熟悉或者了解RISCV指令集架構。
2. 熟悉硬件前端設計，有verilog開發經驗，最好有處理器的硬件開發經驗。
3. 有完整的CPU，GPU，DSP，NPU等處理器前端開發經驗更佳。
4. 有處理器中后端設計經驗者優先。
5. 至少3年以上工作經驗，研究生及以上學歷要求。