欧美在线视频,乱熟女高潮一区二区在线 ,女厕精品toilet,免费看成人啪啪

崗位職責：
1、 參與數字前端產品邏輯架構方案設計；
2、 負責FPGA軟件開發，系統聯試驗證；
3、協助系統總體開展系統相關測試驗證工作；
崗位要求：
1、具備相控陣數字DBF設計開發及調試經驗；
2、掌握陣列多通道ADC或DAC同步技術；
3、掌握DDC、DUC設計開發；
4、具備JESD204B、JESD204C、aurora、SRIO等高速接口開發經驗；
5、掌握ADC或DAC的應用原理以及數字接收機基礎知識；
6、精通Verilog編程語言，熟練掌握xilinx FPGA編程開發環境的使用；
7、熟練閱讀硬件原理圖、PCB等設計文件；
8、具備一定的現場需求溝通能力，能夠獨立編寫負責部分的邏輯方案與開發相關文檔；
9、邏輯思維強，熱愛電子產品設計與開發；關文檔；
硬性要求：
1、電子、通信等相關專業；
2、10年以上FPGA應用開發工作經歷、5年以上通信或雷達專業領域應用方面FPGA工程的獨立開發工作經歷；
3、具有V7、K7或更大規模FPGA的工程開發經歷；
優先條件：
1 有軍品電子行業工作經驗優先；
2、有雷達、通信方向陣列接收機及信號處理等相關工作經歷優先；
薪資福利：入職五險一金、年終獎2-6個月薪，司齡工資500元/月/增加1年、節假日福利禮金、生日福利禮金、年度體檢、年度調薪及不定期項目調薪、加班補貼、出差補貼、餐補等。
上下班時間：工作日9：00--17：30，中午12：00--13：30為午休時間；周末雙休。