欧美在线视频,乱熟女高潮一区二区在线 ,女厕精品toilet,免费看成人啪啪

崗位職責：
1、精通VHDL/Verilog，熟悉SystemVerilog。
2、熟練使用相關開發工具，掌握綜合、布局布線、時序分析等流程，能進行測試與調試。
3、可根據項目不同的功能需求、性能需求，編寫測試用例。
4、執行測試用例，深度參與算法-硬件協同驗證。
5、熟練使用JIRA、Bugzilla等工具跟蹤缺陷，生成測試報告。
6、獨立完成FPGA功能驗證，定位常見問題。
【任職要求】
1、本科及以上學歷，3年及以上相關經驗；
2、電子工程、微電子、通信工程、信號處理、計算機科學等理工科 相關專業優先；
3、精通VHDL/Verilog，熟悉SystemVerilog；
4、有高頻信號處理項目經驗。且熟悉航空標準，能主導認證測試。