欧美在线视频,乱熟女高潮一区二区在线 ,女厕精品toilet,免费看成人啪啪

崗位職責(zé)： 1、 根據(jù)系統(tǒng)設(shè)計(jì)要求，參與FPGA器件選型、FPGA總體方案設(shè)計(jì)、詳細(xì)設(shè)計(jì)、RTL編碼、仿真驗(yàn)證、板級調(diào)試； 2、 配合軟、硬件工程師完成設(shè)計(jì)任務(wù)和系統(tǒng)測試； 3、 協(xié)助現(xiàn)場應(yīng)用工程師分析和解決系統(tǒng)故障； 4、 負(fù)責(zé)整機(jī)邏輯設(shè)計(jì)與整機(jī)調(diào)試； 5、 參與編寫相關(guān)原理與設(shè)計(jì)文檔； 任職要求 1、 本科及以上學(xué)歷，微電子、通信等相關(guān)專業(yè)； 2、 1年以上FPGA開發(fā)經(jīng)驗(yàn)，熟悉FPGA開發(fā)流程； 3、 精通數(shù)字邏輯系統(tǒng)設(shè)計(jì)，精通Verilog/VHDL硬件描述語言，熟練掌握邏輯設(shè)計(jì)、仿真、時序優(yōu)化和調(diào)試； 4、 熟悉Xilinx/Altera主流FPGA器件特性，熟練使用各類EDA工具； 5、 熟練使用仿真工具，有較強(qiáng)的動手能力； 6、 精通Testbench的編寫，模塊與系統(tǒng)的時序仿真與測試驗(yàn)證； 7、 有Xilinx/Altera器件應(yīng)用經(jīng)驗(yàn)，熟悉JESD204B、AXI、DDR、Flash、Gigabit、PCIe、Rapid IO等接口時序； 8、 具備較強(qiáng)的學(xué)習(xí)能力、溝通能力和良好的團(tuán)隊(duì)合作精神。