欧美在线视频,乱熟女高潮一区二区在线 ,女厕精品toilet,免费看成人啪啪

崗位職責： 1、參與需求分析、系統(tǒng)方案設計，關鍵 FPGA 選型評估； 2、負責方案設計、邏輯開發(fā)以及仿真驗證，系統(tǒng)的板級調(diào)試，定位問題并解決問題； 3、配合硬件和軟件完成調(diào)試驗證、集成，以及配合客戶移植、調(diào)試程序； 4、根據(jù)部門工作安排，承擔 FPGA 項目其他相關研發(fā)工作。 崗位要求： 1、熟悉 Xilinx 的 FPGA 器件，能夠熟練使用 Vivado 工程軟件；熟練使用VCS、Verdi進行仿真、DC綜合；熟悉python、tcl、perl等腳本語言中的一種或多種； 2、精通 VerilogHDL 語言和時序約束、時序分析、時序優(yōu)化方法，掌握 FPGA 設計、開發(fā)流程和仿真技術，具有獨立的 FPGA 編碼、仿真、調(diào)試能力，具有良好的編程習慣； 3、熟悉DDR3/4、SRIO、 Serdes 、UART、以太網(wǎng)、SPI、 PCle 接口 FPGA 開發(fā)，掌握 AXI 總線、AMBA總線協(xié)議； 任職資格 1、電子類相關專業(yè)，3年以上FPGA開發(fā)經(jīng)驗； 2、掌握FPGA設計方法，熟悉xilinx\Altera等公司的FPGA\CPLD器件 3、具備 FPGA 調(diào)試經(jīng)驗和國產(chǎn)化FPGA使用經(jīng)驗者優(yōu)先； 4、有較強的溝通協(xié)調(diào)能力，良好的團隊合作精神。