欧美在线视频,乱熟女高潮一区二区在线 ,女厕精品toilet,免费看成人啪啪

崗位職責：
1. 基于verilog 完成高速ADC\DAC接口設計及調試驗證（LVDS/DDR)；
2．配合芯片設計團隊及硬件團隊完成JESD204B/C接口的驗證；
3．DDR3/4 FLASH等存儲器調試；
4．配合上位機完成ADC數據上傳PC,PC端對ADC/DAC寄存器進行配置（SPI接口)。
5. 有時鐘芯片（HMC7044)以及高速ADC(AD9208/AD9680)調試使用經驗優先
任職要求：
1. 大學本科以上學歷，計算機、通信、電子工程類專業；
2．三年以上FPGA設計經驗，熟悉serdes高速接口設計；
3．熟練使用VIVADO ISE或者Quartus modelsim等綜合及仿真軟件；
4．熟悉JESD204B/C接口設計；
5. 基于XILLINX FPGA，能運用verilog獨立完成高速ADC\DAC接口設計及調試；
6. 能夠熟練使用各種實驗室儀器者優先 。